(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-84871

(43)公開日 平成7年(1995)3月31日

(51) Int.Cl.⁶

識別記号 庁内整理番号 FΙ

技術表示箇所

G06F 12/06

523 C 9366-5B

G11C 8/04

審査請求 未請求 請求項の数3 OL (全 4 頁)

(21)出願番号

特願平5-233224

(22)出願日

平成5年(1993)9月20日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 ▲高▼野 智


宮城県仙台市青葉区一番町1丁目2番25号 富士通東北ディジタル・テクノロジ株式

会社内

(74)代理人 弁理士 宇井 正一 (外4名)

~ (54) 【発明の名称】 連続アドレスデータ用メモリのアクセス回路


本発明の原理を示すブロック回路図




•	•
	·


	• • • • • • • • • • •
• • • • • • • • • • • • • • • • • • • •	
• • • • • • • • • •	
• • • • • • • • • • • • • • • • • • • •	
• • • • • • • • • • • • • • • • • • • •	
• • • • • • • • • • • • • • • • • • • •	
•	

•	•
,	
	1










実施例の回路における動作のタイムチャートを示す図



従来型の回路のブロック回路図

